2014年9月29日 星期一

初入


圖1

圖2

verilog 測試結果
圖1 : 2輸入變3輸出
圖2 : 2輸入變5輸出
張貼者： 於
標籤：

沒有留言:

張貼留言

訂閱： 張貼留言 (Atom)